本书系统地介绍了Xilinx新一代集成开发环境Vivado 2018的设计方法、设计流程和具体实现。全书共11章，内容包括Xilinx新一代UltraScale结构、Vivado集成设计环境导论、Vivado工程模式基本设计实现、Vivado非工程模式基本设计实现、创建和封装用户IP核流程、Vivado高级约束原理及实现、Vivado调试工具原理及实现、Vivado部分可重配置原理及实现、Vivado HLS原理详解、Vivado HLS实现过程详解、HDMI显示屏驱动原理和实现。 本书参考了Xilinx新一代的Vivado 2018设计套件设计资料，理论与应用并重，将Xilinx新一代的设计理论贯穿在具体的设计实现中。
作者简介
内容简介
前言
学习说明
第1章 Xilinx新一代UltraScale结构
1.1 UltraScale结构特点
1.2 可配置逻辑块
1.3 时钟资源和时钟管理模块
1.4 块存储器资源
1.5 专用的DSP模块
1.6 SelectIO资源
1.7 高速串行收发器
1.8 PCI-E模块
1.9 Interlaken集成块
1.10 Ethernet模块
1.11 系统监控器模块
1.12 配置模块
1.13 互联资源
第2章 Vivado集成设计环境导论
2.1 Vivado系统级设计流程
2.2 Vivado功能和特性
2.3 Vivado中电路结构的网表描述
2.4 Vivado中工程数据的目录结构
2.5 Vivado中Journal文件和Log文件功能
2.6 Vivado两种设计流程模式
2.7 Vivado中的XDC文件
2.8 Vivado集成设计环境的启动方法
2.9 Vivado集成设计环境主界面
2.10 Vivado设计主界面及功能
2.11 Vivado支持的属性
第3章 Vivado工程模式基本设计实现
3.1 创建新的设计工程
3.2 创建并添加一个新的设计文件
3.3 RTL详细描述和分析
3.4 设计综合和分析
3.5 设计行为级仿真
3.6 创建实现约束
3.7 设计实现和分析
3.8 设计时序仿真
3.9 生成编程文件
3.10 下载比特流文件到FPGA
3.11 生成并烧写PROM文件
第4章 Vivado非工程模式基本设计实现
4.1 非工程模式基本命令和功能
4.2 Vivado集成开发环境分析设计
4.3 修改设计路径
4.4 设置设计输出路径
4.5 读取设计文件
4.6 运行设计综合
4.7 运行设计布局
4.8 运行设计布线
4.9 生成比特流文件
4.10 下载比特流文件
第5章 创建和封装用户IP核流程
5.1 Vivado定制IP流程
5.2 创建并封装包含源文件的IP
5.3 调用并验证包含源文件的IP设计
5.4 创建并封装不包含源文件的IP
5.5 调用并验证不包含源文件的IP设计
第6章 Vivado高级约束原理及实现
6.1 时序检查概念
6.2 时序约束概念
6.3 生成时序报告
6.4 添加时序约束
6.5 物理约束原理
6.6 布局约束实现
6.7 布线约束实现
6.8 修改逻辑实现
6.9 配置约束原理
6.10 增量编译
第7章 Vivado调试工具原理及实现
7.1 设计调试原理和方法
7.2 创建新的设计
7.3 网表插入调试探测流程方法及实现
7.4 使用添加HDL属性调试探测流程
7.5 使用HDL例化调试核调试探测流程
7.6 VIO原理及应用
第8章 Vivado部分可重配置原理及实现
8.1 可重配置导论
8.2 基于工程的部分可重配置实现
8.3 基于非工程的部分可重配置实现
8.4 部分重配置控制器PRC的原理及应用
第9章 VivadoHLS原理详解
9.1 高级综合工具概述
9.2 高级综合工具调度和绑定
9.3 C代码的关键属性
9.4 C代码级和RTL级算法验证
9.5 添加命令
9.6 延迟和吞吐量的概念
9.7 改善延迟
9.8 改善吞吐量
9.9 性能瓶颈——数组
9.10 改善面积和资源
9.11 I/O类型
9.12 命令和编译指示
第10章 VivadoHLS实现过程详解
10.1 FIR滤波器不同语言的描述方式
10.2 VivadoHLS不支持的操作
10.3 测试平台编码
10.4 指针的使用
10.5 流的使用
10.6 支持库
10.7 VivadoHLS数字系统实现
第11章 HDMI显示屏驱动原理和实现
11.1 HDMI的发展历史
11.2 HDMI视频显示接口定义
11.3 HDMI链路结构
11.4 HDMI链路时序要求
11.5 HDMI编码算法
11.6 HDMI并行编码数据转换原理及实现
11.7 系统整体设计结构
附录 a7-edp-1开发板原理图
